PATENT ABSTRACTS OF JAPAN

(11)Publication number: 62-033393 (43)Date of publication of application: 13.02.1987

r r

(51)Int.Cl. G11C 11/40

(21)Application number: 60-171853 (71)Applicant: NISSAN MOTOR CO LTD


(22)Date of filing: 06.08.1985 (72)Inventor: IKEDA HIROSHI

(54) SEMICONDUCTOR NON-VOLATILE MEMORY DEVICE

(57)Abstract:

PURPOSE: To constitute a non-volatile memory part without using many capacitors by connecting a drain and a gate to the other gate and the other drain in two terminals and connecting respective drains of a pair of MOS transistors having floating gates in a gate insulating film to commonly connect a source.

CONSTITUTION: A non-volatile memory part 20 consists of a pair of MOS transistors 21, 22 in which one gate is connected to the other drain respectively and a thin film floating gate for holding an electric charge in a gate insulating film is provided. The drains of the pair of MOS transistors 21, 22 are connected to writing and reading lines of a memory cell 10 for RAM through high voltage- proof connecting MOS transistors 23, 24. The MOS transistors 21, 22 are high potential proof so as to endure high potential, respectively. Thereby, the constitution of the circuit can be simplified without requiring many capacitors.



(f) 日本国特許庁(IP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭62-33393

@Int_Cl_4

識別記号 庁内整理番号 49公開 昭和62年(1987)2月13日

G 11 C 11/40

101

7230-5B

審査請求 未請求 発明の数 1 (全3頁)

半導体不揮発性メモリ装置 60発明の名称

②特 頭 昭60-171853

20出 順 昭60(1985)8月6日

70分 明 者 池 田 横浜市神奈川区宝町2番地 日産自動車株式会社内

の出 頭 人 日産自動車株式会社 横浜市神奈川区宝町2番地

徴

和代 理 人 弁理士 三好 保男 外1名

1. 辞明の名称

半導体不揮発性メモリ装置

2 特許時 東の節用

高電圧レベルと低電圧レベルをそれぞれ2個の 婦子にラッチするスタティック形RAM用メモリ

セルに対し、前記2個の端子に、一方のドレイン とゲートがそれぞれ他方のゲートとドレインに接

続され、ゲート新級博中に需要を保持する為のフ

ローティングゲートを有する一針のMOSトラン ジスタの各ドレインを接続し、この2個のMOS

トランジスタのソースを共漫に接続して成る半週

休不採貸件メモリ装置。

3. 発明の詳細な説明 (発明の技術分野)

この発明は、不揮発性メモリ部を備えた半導体

RAMメモリ装置に関する。

(発明の技術的背景及びその問題点)

従来の不揮発性メモリ部を備えた半導体RAM

メモリ装置としては、特開昭55-101192

号公報に記載のものがある。この従来の半導体不

框 祭件 メモリ 装 遊 は、 パイステーブルフリップフ ロップ (F. F.) 回路によるスタティック形 R

AM用メモリセルに対し、読み出し、書き込み用

パストランジスタと幾つかのキャパシタとの不振 発性メモリ部を備えている。そして、需要OFF

時にはキャパシタの容量分割によりパストランジ

スタの関値程圧VTHを変化させ、RAM用メモ

リセルの内容を不確存性メモリ部に測き込み、道 に電源ON時にはこの不振発性メモリ部よりデー タをRAM用メモリセルに回復する構成をとって

ところが、このような従来の半導体不振祭件メ

モリ装置の場合、多数のキャパシタの容量分割に より間位を決めることによりメモリ部に担き込み

を行ない、ノードに接続される容量の大小関係で 雷駆ON時の読み出しを行なうので、名稱キャバ

シタを設計するのが複雑であり、またスタティッ ク形RAM用メモリセルの野針も容易のアンバラ

ンスを考慮に入れるためにむずかしいものとなり、

さらに多数のキャパシタを含むためにメモリセル の面積の節減が図りにくい問題があった。

(発明の目的)

(発明の構成)

この発明は、高潮圧レベルと低電圧レベルをそれでれる個の間子にラッチするスタティック形 R A M用メモリセルに対し、前起2側の帽子に、一方のドレインとゲートがそれぞれ他方のゲートと

ドレインに既終され、ゲート総縁限中に電荷を保 接する為のフローティングゲートを付する一対の MOSトランジスタの各ドレインを接続し、この 2個のMOSトランジスタのソースを共進に接続 して成る半導体不再発性メモリ後層である。

(発明の実施例)

不揮発性メモリ部20は、一方のゲートが他方 のドレインにそれぞれ接続(クロスカップル)さ

れ、ゲート絶縁限中に電荷を保持する為の原限プローティングゲートを有する一対のMOSトランフスタ21.22のドレインは毎々高耐圧性の接続用MOSトトランジスタ23、24を介してRAM用メモリセル10の耐さ込み、飲み出しラインに接続されてれるここでMOSトランジスタ21.22はそれぞれ真確位に耐えられるよう食剤圧化されている。

又、前尼RAM用メモリセル 1 0 は電源線 3 1 に接続され、不揮発性メモリ郡 2 0 の接続用 M O Sトランジスタ 2 3。2 4 のゲートはコントロール線 3 2 に接続され、薄膜フローティングゲート 別M O Sトランジスタ 2 1。2 2 のソースは共に コントロール線 3 3 に接続されている。

上記構成の半導体不揮発性メモリ装置の動作を 次に説明する。

第2図に示すように、電源線31に通常電圧V ccが印加されているON状態では、コントロール 線32の簡似をOVとすることにより、不揮発性 メモリ煎20はスタティック形RAM用メモリセ ル10から切離され、メモリセル10は通常のバ イステーブルド、ド、同路として動作を続ける。 電源のFF跡には不揮発性メモリ那20に書き 込みが行なわれる。それには、まず電源線31と コントロール線32の電位を所定時間T高電位V DD (18~25V)、又コントロール線33の常 **やをフローティング状態とすることにより、スタ** ティック形RAM用メモリセル10の記憶データ に#ってノードN1(N1~), N2(N2~) 雷砂が決定される。すなわち、通常RAM動作に おいて、例えばN1がVcc、N2がOVの場合、 N 1 ´ は V BD、 N 2 ´ は O V となる。この結果、 MOSトランジスタ21のゲートにOV、ドレイ ンにVDDが加わり、雷子がそのフローティンググ - トより薄膜を通じてドレインに渡され、この M OSトランジスタ21の関値電圧VTHが下がる。 他方、MOSトランジスタ22については、そ のゲートにVpp、ドレインにOVが加わり、電子 がフローティングゲートに注入され、関値電位 V

тн が上がる。

このようにして、RAM用メモリセル10の記憶内容は不揮発性メモリ部20にMOSトランジスタ21、22の関値選圧の差として書き込まれる。

次にRAM用メモリセル10の電源が開機した場合は、電源輸31、コントロール輸32・33の間位をVoc(コントロール輸3とは所定時VTHが成くなったMOSトランジスタ22はOFF、VTHが低いMOSトランジスタ21はONとなり、ノードN1をVoc、ノードN2をOVにし、元のデータをRAM用メモリセル10に回復させることができる。

したがって、この不揮発性メモリ製度では、電 部のN時にはRAM用メモリセル10がスタティ ックにRAM動作を行ない、電源OFFにはなの 程 女をより節20がRAM用メモリセル10の記 ではメモリが表し、不揮発性メモリとして保持し でおくことができる。 高、この発明の実施例に使用する素子のチャンネルを変更することは勿論。この発明の技術的範囲に含まれる。よたスタティック形RAM用メモリセル10は、試成素子とエンハンスメント形MOSトランジスタの反る通常のF、F、商落によって構成することも可能であり、限定されない。(発明の効果)

この発明はスタティック形R R A M 用メモリヒル に不移民性メモリ感を発耗しているので、スワティックにR A M 動作できるのはか論のこと、電保 ができる。しかも、一方のドレインとゲートを それぞれ他方のゲートとドレインと上接続され、 ゲート地模型中に電荷さるための別のSトランコスタ を用いているために従来する一分のM O Sトラン・パンタ を用いているために従来があった。 を表しまった。回路構成が無解化できて製造の せんの画稿の削減が可能となるとともに製造のされ、ラッキに対しても信頼性を高くすることができ

4. 図面の簡単な説明

第1回はこの発明の一実施例の回路図、第2回 は上記回路の動作を示す電圧波形図である。

- 10… スタティック形RAM用メモリセル
- 1 1 , 1 2 ··· ディブリーション形MOSト ランジスタ
- 13,14…エンハンスメント形MOSトラン ジスタ
- 15, 16… 高耐圧パストランジスタ
- 21,22… 薄膜フローティングゲートを有するMOSトランジスタ
- 2 3 . 2 4 … 髙 耐圧パストランジスタ
- 3 1 … 電源線
- 32.33…コントロール線

特許出版人 日産自動車機式会社 代理人 弁理士 三 好 保 男 工

